Článek se zabývá optimalizací rychlosti operace vyhledání nejdelšího shodného prefixu pomocí algoritmu Tree Bitmap. Optimalizace jsou navrhovány tak, aby v maximální možné míře využívaly prostředků u současných FPGA čipů. Kromě nahrazení externí paměti pomocí Block RAM paměti umístěné přímo v FPGA je navrženo takže rozdělení jednotlivých kroků algoritmu do samostatných stupňů zřetězené linky. Pro výsledné řešení je uveden návrh hardwarové architektury a jsou nastíněny vlastnosti takto optimalizovaného algoritmu. V článku je také obsažena kapitola o směřování mojí disetační práce. ...více

V článku je popisována navrhovaná metodika, která se zabývá možností rekonfigurace obvodu FPGA po vzniku přechodné i trvalé poruchy. Metodika se zabývá postupy pro rozlišení typu poruchy, lokalizaci postižené oblasti FPGA a pro výběr nové konfigurace v případě výskytu trvalé poruchy. Obsahem jsou i možné způsoby řešení problému synchronizace jednotek po částečné dynamické rekonfiguraci FPGA. ...více

Článek obsahuje popis konstrukce elektrického obvodu, který slouží jako interface pro optickou závoru. Obvod byl původně vyvinutý pro snímání otáček klikového hřídele zážehového motoru, obecně jej však lze využít v jakékoliv aplikaci, kde je třeba přesné měření otáček, případně zjišťovat průchod mechanického prvku určitým bodem trajektorie. ...více

Functional verification is a widespread technique to check whether a hardware system satisfies a given correctness specification. As the complexity of modern hardware systems rises rapidly, it is a challenging task to find appropriate techniques for acceleration of this process. In this paper I present two techniques to target the issue of acceleration. The first one exploits the field-programmable gate array (FPGA) technology for cycle-accurate acceleration of simulation-based verification runs. This approach takes advantage of the inherent parallelism of hardware systems and moves the verified system together with transaction-based interface components of the functional verification environment from software into an FPGA. ...více

This paper addresses an alternative approach to detecting the completion of computation in asynchronous digital circuits. Presented method, as the name suggests, is based on sensing the amount of current drawn by the combinatorial logic and exploits the behavior of CMOS logic gates for separating the computation state from the idle state. The paper deals with the current sensor design, its implementation into the various asynchronous pipeline systems, and discusses the advantages over the conventional approaches. ...více

Klávesnice bez mechanických tlačítek mohou nalézt uplatnění v nemálo aplikacích. V exteriérech těží z toho, že je lze jednoduše vyrobit ve zcela uzavřeném provedení, a tím pádem odolné proti vlivům počasí, případně i vandalismu. Vneposlední řadě je lze vyrábět vrůzných designových provedeních. Voblasti této konstrukce tlačítek existuje nemálo přístupů, přičemž vtomto článku je popsán návrh jednoduché a snadno sestrojitelné klávesnice, která pracuje na optickém principu. ...více